아주대학교 강의10 Current Mirror error Current Mirror error 이전 포스팅에서처럼 그럼 단순히 저 회로만으로 모든 전류를 만들어낼 수 있을까요? error는 전혀 발생하지 않을까요? 그대로 회로를 구성한다면 error가 크게 발생하게 됩니다. 그대로 회로를 구성한 경우입니다. 빨간색 부분을 node A로 잡고 KCL를 씁니다. 그렇게 되면, Icopy는 최종적으로 위와 같이 되면서, 기존의 nIREF보다 error가 생긴 것을 볼 수 있습니다. 이런 error를 잡기 위한 회로는 아래와 같습니다. Base부분에 BJT를 추가한 형태입니다. 계산을 위해 I1을 다음과 같이 지정하겠습니다. 정리하면, 가 되므로 Mirroring Accuracy를 높일 수 있게 됩니다. 왜냐하면 베타값은 100정도의 값이므로 위의 식에 의하면 nIR.. 2020. 4. 10. Current Mirror Current Mirror 이전에 다루었던 내용들은 current source biasing을 한 cascode amplifier의 형태들이었습니다. 아래 그림과 같이 전 포스팅때에는 bias voltage가 3개 달린(Vb1~b3) MOS cascode amplifier에 대해 알아보았었습니다. 이 amplifier에 대해 전자회로1에서 배웠던 biasing technique을 적용하게 되면 PVT(Process, Voltage, Temperature)에 대해 상당히 민감하게 되고 직접회로소자를 디자인 할때 실용성이 상당히 떨어지게 됩니다. 따라서, PVT에 민감하지 않은 current source ( IREF) 를 만들어 놓고 current를 복사하는 형태를 고안하게 됩니다. 밑에 그림처럼요. 이렇게.. 2020. 4. 10. MOS Cascode Amplifier with Cascode Current Source MOS Cascode Amplifier with Cascode Current Source 저번 포스팅과 마찬가지로 Cascode current source를 가진 Cascode Amplifier에 대해 다루어 보겠습니다. 다만, Bipolar cascode가 아닌 MOS cascode로 바뀐 모습을 확인할 수 있죠? MOS cascode도 Bipolar cascode와 원리와 식은 모두 동일합니다. 다만, 이전에 다루었던 maximum output impedence가 베타배로 정해져있었던 Bipolar cascode와는 다르게 MOS cascode는 배타배로 정해져 있지 않다는 점이 있습니다. 나머지 voltage gain을 구하는 식은 동일하게 나타납니다. 그럼 본격적으로 Cascode current .. 2020. 4. 3. Thevenin's Theorem ( 테브난 정리 ) Thevenin's Theorem ( 테브난 정리 ) 이번 포스팅은 테브난의 정리에 대해 다루어 보겠습니다. 테브난의 정리 ( Thevenin's theorem ) 란 두개의 단자를 지닌 임의의 전압원, 전류원, 저항의 모든 경우의 조합을 하나의 전압원과 하나의 직렬저항으로 변환하여 등가회로를 만들 수 있게 해주는 방법입니다. 이 방법은 회로를 분석할 때 회로를 단순하게 해줍니다. Thevenin의 정리에 따른 등가회로를 계산하려면 저항과 전압이 요구됩니다. 이와 같은 이유 때문에 이원일차연립방정식이 필요하게됩니다. 연립 방정식은 아래와 같은 단계를 거칩니다. Vab = Vth ( Vab : 출력전압, 회로는 open 상태 ) Rth = Vth / Iab ( Iab : 출력전류, 회로는 short 상태 .. 2020. 4. 3. 이전 1 2 3 다음
